1970 年，英特尔推出了 1103 芯片，这是第一款在商业上取得成功的 DRAM 芯片，也是半导体存储器首次在价格、密度和逻辑兼容性上全面超越磁芯存储器。
在 1970 年代初期，大多数数字系统仍在使用磁芯存储器——由人工手工编织的铁氧体环网格组成。它可以工作，但体积庞大、价格昂贵，且制造过程极其耗费人力。如果半导体存储器想要真正取代磁芯存储器，它不仅要匹配磁芯的性能，还必须在成本上更具优势。
这正是 1970 年 10 月发布的英特尔 1103 所要实现的目标。在与霍尼韦尔（Honeywell）的比尔·雷吉茨（Bill Regitz）和鲍勃·普罗布斯廷（Bob Proebsting）合作下，1103 采用了三晶体管（3T）动态单元设计，在复杂度和面积上做出权衡，以提高可制造性。它的初始售价仅为 60 美元（折合约每比特 1 美分），远低于磁芯存储器。随着良率提高，到 1973 年成本已降至约 4 美元一片。
英特尔 1103 的陶瓷变体 C1103
（图源：Wikimedia）
尽管起步艰难，1103 仍成为第一款被广泛使用的半导体 DRAM，也是第一款在技术和商业上真正挑战磁芯存储器的产品。到 1971 年，它已是全球销量最高的半导体存储芯片。两年之内，18 家主要计算机厂商中的 14 家（包括 HP、DEC、Honeywell 和 CDC）都采用了它。
性能方面，1103 并不出众，但速度足以满足许多逻辑级应用，尤其是在小型机和大型机中。设计人员未必喜欢它，但因其经济性，不得不用。
1103的内部设计
从技术角度看，1103 即使在 1970 年也算不上先进。它将 1024 位数据（1024 x 1）封装在一个 18 引脚的双列直插封装中，使用 p-MOS、8 微米硅栅工艺制造。每个存储位的核心是一个三晶体管动态单元：简单、紧凑，在合适的放大电路支持下速度也够快。
内部结构为 32×32 位阵列，芯片使用 32 个感应放大器一次读取或刷新一整行。要刷新全部内存，系统需要每 2 毫秒访问 32 行一次。实际应用中，许多设计者采用突发刷新策略，一次读取整个阵列以保证所有动态单元在时间窗内被复位。
英特尔 1103 的 DRAM 内存单元。（图源：
Wikimedia）
不过，1103 的输入输出最初并不兼容 TTL。它需要约 16V 的电压，对时钟、片选和建立/保持时间要求严格。这意味着需要额外的刷新逻辑和精心设计的控制器。但即便如此，它仍比管理磁芯存储器的破坏性读出操作和庞大体积要简单得多。
设计者“又爱又恨”的芯片
1103的早期用户觉得它颇为棘手：时序图苛刻、建立/保持时间窗口狭窄、刷新要求严格、控制信号稍有不当就可能造成数据错误。正如英特尔销售经理 A.C. “迈克”·马库拉（Mike Markkula）在 1973 年所说：“他们恨它，但他们仍然用它。”这句话生动概括了 1103 的缺陷与不可抗拒的吸引力。
此外，英特尔早期的硅片良率很差，迫使公司多次修改掩膜版，直到第五个版本才实现大规模稳定量产。为缓解集成难题，英特尔随后推出了 1103A，改进了时序裕度，增加了片上地址缓冲器，降低了功耗，并实现了 TTL 兼容输入输出。
1103A 可以直接替换 1103，大大简化了内存控制器的设计，推动了更广泛的采用。惠普的 9800 系列、DEC 的 PDP-11，以及多款霍尼韦尔小型机都采用了 1103/1103A 作为主存。英特尔很快还推出了配套芯片，进一步降低了集成难度。到 1973 年，磁芯存储器的衰落已成定局，半导体 DRAM 的时代正式到来。
英特尔称 1103 是“磁芯存储器统治地位的丧钟”。（图源：英特尔）
为 DRAM 奠定基础
最终，英特尔 1103 证明了半导体存储器不仅能在密度上扩展，也能在产量、成本和兼容性上立足。
虽然 1103 使用的是三晶体管动态单元和 p-MOS 技术，但它为后来的单晶体管 DRAM 奠定了基础，例如 Intel 2104 以及 1970 年代中期的 4Kb n-MOS 芯片。它同时确立了 DRAM 的发展模式，这一模式一直延续至今。
对今天的存储系统设计者来说，1103 提醒我们：最具颠覆性的设计未必最优雅，而系统层面的经济性往往比晶体管级的完美更重要。
参考链接
https://www.allaboutcircuits.com/news/intel-1103-the-dram-chip-that-dethroned-magnetic-core-memory/
